بررسی پیرامون VLSI

پروژه درس VLSI در مقاله با عنوان:

 Reduction of short circuit current in static CMOS inverters using novel smart delay generator circuits

توضیحات:
یکی از مزیت های وارونگر های CMOS توان مصرفی استاتیکی صفر آن است .هر چند این وارونگرها توان مصرفی دینامیکی و توان مصرفی جریان اتصال کوتاه را تحمل می کنند. در واقع توان مصرفی دینامیکی نتیجه شارژ و دشارژ شدن خازن خروجی است و در این مرحله که توان مصرفی جریان اتصال کوتاه اتفاق می افتد، یعنی در زمانی که وارونگر از 1 منطقی به 0 منطقی تغییر وضعیت می دهد (البته عکس این حالت نیز صادق است) مسیری بین  و  برقرار می شود این درست در زمان تغییر سوئیچ وارونگر است. مشکل جریان اتصال کوتاه به میزان توان مصرفی مربوط نمی شود ، بلکه به سهم نویزی که در منبع ایجاد کرده است مربوط می شود.

در این مقاله دو روش جدید و متفاوت برای کاهش جریان اتصال کوتاه آورده شده است ، که جریان اتصال کوتاه را بیش از 50% کاهش خواهد داد.

در ضمن تمامی فایل های شبیه سازی Hspice نیز در این فایل قرار دارد.

تعداد مشاهده: 7347 مشاهده

فرمت فایل دانلودی:.rar

فرمت فایل اصلی: docx

تعداد صفحات: 28

حجم فایل:328.7 کیلوبایت

 قیمت: 7,000 تومان
پس از پرداخت، لینک دانلود فایل برای شما نشان داده می شود.   پرداخت و دریافت فایل

• راهنمای استفاده:
  مناسب جهت استفاده دانشجویان رشته برق
  
  
• محتوای فایل دانلودی:
  در قالب فایل word و قابل ویرایش
  
  

پروژه درس VLSI پروژه کارشناسی ارشد پروژه وارونگر در تکنولوژی VLSI دانلود پروژه درس VLSI دانلود پروژه وارونگر با CMOS وارونگر با CMOS

سجاد سه‌شنبه 2 شهریور 1395 ساعت 01:56